肆拾伍Blog 肆拾伍Blog
肆拾伍

肆拾伍

几时归去，做个闲人。

  • 累计撰写 17 篇文章
  • 累计创建 6 个分类
  • 累计收到 0 条评论

FPGA设计：简单双端口 DCSDP RAM 设计

该系列属于是随手写的笔记，从简单到复杂慢慢搭建一个较为完整功能的RAM，最终希望实现DCBDP RAM，并且实现较为完整的功能。 简单双端口 DCSDP RAM，有两个端口，其中一个只能写，另一个只能读。DCSDP可以工作在同步模式，也可以工作在异步模式。
  • 2024-09-23 00:24
  • 2
  • 0
  • 0
  • 24.2℃
FPGA设计 

FPGA设计：同步SDP/DCSDP RAM的读写保护

RAM 是不允许同时同一块地址的，这会导致异常状态，数据丢失，数据改写等。但是同步RAM是可以支持读写保护的，当同时读写同一地址时，RAM返回当前正在写入的数据。
  • 2024-09-11 00:10
  • 26
  • 0
  • 0
  • 26.6℃
FPGA设计 
弹