肆拾伍Blog

HDL Coder 流水灯实验

本栏目使用的FPGA 板卡为正点原子，达芬奇Pro。

该系列属于是随手写的笔记，从简单到复杂慢慢搭建一个较为完整功能的RAM，最终希望实现DCBDP RAM，并且实现较为完整的功能。简单双端口 DCSDP RAM，有两个端口，其中一个只能写，另一个只能读。DCSDP可以工作在同步模式，也可以工作在异步模式。

FPGA设计

学习UVM验证，先不管三七二十一，把这个用例运行起来再说。

FPGA验证

Ubuntu 22.04 安装VCS Verdi 进行Verilog 仿真。仅为个人记录使用，资源失效请留言。安装顺序：synopsysinstaller -> scl -> vcs/verdi 第一个是安装工具，第二个是许可证管理 1. 安装 installer+scl 我是把文件先全部下载到

过关斩将

RAM 是不允许同时同一块地址的，这会导致异常状态，数据丢失，数据改写等。但是同步RAM是可以支持读写保护的，当同时读写同一地址时，RAM返回当前正在写入的数据。

FPGA设计

本文主要讲解了格雷码在异步FIFO中的使用，与其他文章不同，本文不仅分析了使用格雷码的原因，也解释了格雷码在读写时钟频率差异较大时的传输情况，即一些文章中提到的多bit跳变问题。本文要求读者已经了解格雷码和二进制码的关系，以及互相转换的方法。 1. 异步FIFO跨时钟域产生的问题当我们创建异步F

FPGA设计