首页
文章归档
图库
瞬间
友链
关于我
肆拾伍
累计撰写
50
篇文章
累计收获
29
个点赞
累计收获
10757
次访问
导航
首页
文章归档
图库
瞬间
友链
关于我
目录
肆拾伍
几时归去,做个闲人
分类
FPGA验证
《UVM实战》运行第一个验证平台 STEP7
本篇为验证平台的最后一个环节,step by step 的最后一步,给平台添加测试用例。 项目地址:https://github.com/shirainbown/UVM-Step-by-Step/tree/master 我们理论上已经将平台完整搭建出来了,不过还存在一个问题,虽然平台能够发送激励并且
2025-01-07 00:21
77
0
0
31.7℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP6
本文为验证平台添加了 sequence和sequencer两个组件,整个验证平台基本成型,文中并没有选择《UVM实战》2.4.3中的default_sequence 的方式,因为我在工作中也没有采用这种方式。 https://github.com/shirainbown/UVM-Step-by-St
2025-01-06 00:34
81
0
0
32.1℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP5
本篇文章在已有的基础上,继续给验证平台添加reference model 和scoreboard组件。 https://github.com/shirainbown/UVM-Step-by-Step/tree/master 1. reference model reference model 用于接
2025-01-05 00:38
85
0
0
32.5℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP4
上篇文章讲了如何添加interface,用于充当DUT 和验证平台之间的数据接口,可以避免使用绝对路径来对数据进行驱动。这篇文章尝试搭建一个较为完整的UVM平台,实现数据的驱动和采集,添加transaction,monitor,agent,env等组件。 https://github.com/shi
2025-01-04 19:49
73
0
0
31.3℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP3
driver 会生成DUT 所需要的激励信号,通过top_tb传递给DUT 的输入接口,在之前的代码里面都是直接在driver里面给top_tb的信号赋值,然后连接到DUT 的输入输出端口,本节给出规范的连接方法。 https://github.com/shirainbown/UVM-Step-by
2024-12-30 13:21
56
0
0
29.6℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP2
上文试图运行了第一个UVM平台,但实际上和真正的验证平台相差甚远,本文试图补充一些组件内容,同时解读一下书中的代码。 https://github.com/shirainbown/UVM-Step-by-Step/tree/master 我们从第一个实例可以发现,一个最基础的UVM 平台至少是需要有
2024-12-30 01:31
93
0
0
33.3℃
FPGA验证
《UVM实战》运行第一个验证平台 STEP1
本文作为一个入门的指导吧,当时自己刚刚接触UVM 的时候一头雾水,虽然能够看明白代码但是始终没有自己运行起来。 https://github.com/shirainbown/UVM-Step-by-Step/tree/master 接上文的UVM 环境配置,按照这个配置好之后可以按照本文运行第一个U
2024-12-25 00:24
117
0
0
35.7℃
FPGA验证
UVM 环境配置,ubuntu20.04
环境为: ubuntu20.04+vcs2018+UVM_1.1d 1. 下载UVM_1.1d源码 下载链接:uvm-1.1d.tar.gz tar -zxvf uvm-1.1d.tar.gz 下载后解压到当前目录。 2. 修改环境变量 nano ~/.bashrc 输入:
2024-12-21 19:26
177
0
0
41.7℃
FPGA验证
VCS+Verdi 仿真实例+Makefile脚本
使用环境是Ubuntu20.04+VCS2018+Verdi2018,笔记本是R7-8845HS+32G。 目前尝试过vcs的安装环境18.04和20.04都可以,但是24.04不行,报错无法解决。安装教程之后会录制视频和文图。 1. DUT 文件 本次仿真用了一个简单的RAM,仿真测试RAM 的读
2024-12-21 18:20
361
0
1
62.1℃
FPGA验证
弹