VCS+Verdi 仿真实例+Makefile脚本

使用环境是Ubuntu20.04+VCS2018+Verdi2018,笔记本是R7-8845HS+32G。 目前尝试过vcs的安装环境18.04和20.04都可以,但是24.04不行,报错无法解决。安装教程之后会录制视频和文图。 1. DUT 文件 本次仿真用了一个简单的RAM,仿真测试RAM 的读

FPGA开发 Block RAM(BRAM)结构及特点

BRAM,Block RAM,也称为块RAM,在某些国产FPGA中也被称为DRM。相对于分布式RAM(DRAM)而言,块RAM通常按固定大小分布在芯片中,例如 Xilinx FPGA 中的块RAM通常为 18Kb 或 36Kb,适用于需要处理大批量数据的应用场景。DRAM是利用FPGA中的查找表(L

FPGA开发 分布式RAM结构及特点

FPGA 中有专门的Block RAM用于大容量存储,也可以将LUT配置成分布式RAM,即Distributed RAM(DRAM)。

FPGA开发 异步FIFO 中格雷码的应用

异步FIFO其实没有想象中的那么简单,在实际业务中,FIFO可以说是最容易出现挂死的问题了。大家可能看着代码觉得逻辑清晰,怎么可能会出错,但是其实在很多设计中,稍微有加扰整个系统就挂死了,亚稳态只是一个最基础问题。可以再思考一下,如果FIFO的读写控制都由外部决定,是否会出现同时空满的情况?同时空满