FPGA 中有专门的Block RAM用于大容量存储，也可以将LUT配置成分布式RAM，即Distributed RAM（DRAM）。

HDL Coder 系列教程，在运行该项目下的任何模型之前，请运行以下脚本。 在使用MATLAB HDL Coder Toolbox的时候，每次新建一个Simulink模型都会重置Verilog代码生成的参数，默认生成VHDL代码，不生成Report，有时候也不需要clk_enable信号，所以需要